摘要：如果用Cadence Spectre 做模拟的话，可以写一个简单的veriloga模块。veriloga 模块可以在spectre里直接引用。用这个模块控制DAC的数字端，同时用这个...

如果用Cadence Spectre 做模拟的话，可以写一个简单的veriloga模块。veriloga 模块可以在spectre里直接引用。用这个模块控制DAC的数字端，同时用这个模块输出一个理想DAC的输出电压。

在veriloga模块里用一个timer函数。每隔一定时间改变一下输出控制，及理想DAC输出电压。做一个瞬态（tran）仿真。读出DAC的输出电压和理想输出电压。

做一些简单的运算就可以得到DNL，INL了。