问题详情

试写出半加器和全加器的VHDL描述。